|
Matricola |
Cognome |
Nome |
Voto prova 16/06 |
Errori principali |
|
168965 |
Angelini |
Andrea |
insuff |
1 - non svolta
2 - le motivazioni del microprogramma e il suo ruolo sono molto confusi
3 - spiega correttamente il passaggio da indirizzo virtuale a indirizzo fisico, ma ignora completamente tutta la parte della cache e non fornisce uno schema architetturale di insieme - non fornisce regole generali per il dimensionamento dei campi ma degli esempi numerici precisi (senza peraltro specificarne il contesto)
4 - la discussione finale è molto sintetica, ma era esattamente quello che la domanda richiedeva ..
6 - manca qualche anticipo, niente sulla realizzazione hw della propagazione
-- PUO' EVENTUALMENTE FARE *SOLO* LA PARTE MIPS AL PROSSIMO APPELLO ARRIVANDO AD UN VOTO MASSIMO DI 22 |
|
166658 |
Mazaj |
Besmir |
insuff |
1 - imposta male il controllo del ciclo, non compila il corpo del ciclo
2 - lo schema non è commentato
3 - risponde solo in parte alla domanda, trattando solo il caso della memoria virtuale senza includere la cache in uno schema complessivo; in ogni caso non menziona il TLB e non commenta lo schizzo architetturale fornito
4 - non fornisce la discussione richiesta dalla domanda
5 - entrambe le risposte sono incomplete
6 - manca un anticipo, niente sulla realizzazione hw della propagazione, non risponde al punto1
-- PUO' EVENTUALMENTE FARE *SOLO* LA PARTE MIPS AL PROSSIMO APPELLO ARRIVANDO AD UN VOTO MASSIMO DI 22 (e comunque deve prendere almeno 27 alla domanda sul MIPS per arrivare alla sufficienza)
|
|
147699 |
Fonti |
Federico |
27 |
1 - errato il trattamento di B (lo legge dove non serve, e non lo scrive in memoria)
2 - tutto corretto ma c'è poco sul funzionamento del microprogramma
4 - niente sul MP
5 - risposta incompleta al punto 2)
6 - manca qualche anticipo, niente sulla realizzazione hw della propagazione |