Esercizi e domande sulla CPU (senza pipeline)

- Presentare e discutere lo schema di realizzazione della porta di scrittura del banco dei registri .
- Presentare e discutere lo schema di realizzazione delle porte di lettura π
- del banco dei registri . ه Relativamente all'implementazione monociclo della CPU della macchina MPS senza pipelining (viene fornito lo schema). evidenziare
- Relativatine an implementatione monocicio dena CPO dena macchina MIPS senza pipelining (viene formito lo schema), evidenziare il percorso dei dati relativo ad una istruzione aw (o altre!), ed assegnare i corretti valori a tutte le linee di controllo (per alcune linee il valore può essere scelto casualmente perchè ininfluente).
- Relativamente all'implementazione multiciclo della CPU della macchina MIPS senza pipelining (viene fornito lo schema), descrivere in dettaglio l'esecuzione della 1_W (o altxe!), fornendo i valori delle linee di confrollo necessari all'esecuzione di ogni passo.
- Con riferimento alla implementazione multiciclo della CPU della macchina MIPS senza pipelining, definire il concetto di microprogramma.

Vedi esercizio sulle prestazioni risolto

L. Tarantino - a.a. 2002/2003

Esercizi e domande sul sistema di memoria

- Nedi esercizio sulla cache risolto
- Fornire e discutere lo schema architetturale di una cache setassociativa a due vie
- Si supponga di avere blocchi da 4 parole e una memoria interleaved con 2 banchi. Determinare la penalizzazione di fallimento in caso di:
- invio indirizzo 1 ciclo
- accesso 8 cicli

- invio parola

- Fornire una formulazione dettagliata del tempo di CPU relativo all'utente in una macchina con un livello di cache, discutendo in particolare gli aspetti architetturali che incidono sul valore delle varie
- Discutere la struttura della tabella delle pagine, spiegarne l'utilizzo, e descrivere l'uso congiunto di TLB e tabella delle pagine

componenti e le interdipendenze tra tali componenti.

1 ciclo

Discutere le trasformazioni subite dall'indirizzo generato dalla CPU in un sistema di memoria comprendente sia cache che memoria virtuale

L. Tarantino - a.a. 2002/2003

Esercizi e domande sulla pipeline

- n Vedi esercizio sulle prestazioni
- $_{\rm n}$ Discutere mediante esempi le criticità sui dati e le soluzioni mirate alla riduzione degli stalli
- $\,{\rm m}\,$ Discutere mediante esempi le criticità sul controllo e le soluzioni mirate alla riduzione degli stalli
- Descrivere le caratteristiche generali del funzionamento della pipeline dinamica (facendo anche riferimento a processori reali che adottano tale tecnica)
- $_{\rm n}$ Descrivere in lines generale il funzionamento dell'unità di controllo di una macchina con pipeline

L. Tarantino - a.a. 2002/2003